VHDL (енгл. VHSIC hardware description language) je programski jezik za opis hardvera koji se koristi u automatizaciji elektronskog dizajna za opisivanje digitalnih sistema i mešovitih-sistema kao što su FPGA (енгл. field-programmable gate array), odnosno integrisana strujna kola dizajnirana da budu konfigurisana od strane potrosača nakon proizvodnje. VHDL se takođe može smatrati paralelnim programskim jezikom opste namene, kreiranim za programiranje paralelnih računara.

VHDL može da modelira ponašanje i strukturu digitalnih sistema na više nivoa apstrakcije, u rasponu od sistemskog nivoa do nivoa logičkih kapija, za unos dizajna, dokumentacije i verifikacije. 

VHDL je 1987. godine standardizovao Institut inženjera elektrotehnike i elektronike (IEEE) kao IEEE Std 1076, a najnovija verzija nosi naziv IEEE Std 1076-2019. Za modelovanje analognih i mešovitih signalnih sistema, razvijen je standardizovan IEEE hardverski opisni jezik zasnovan na VHDL-u pod nazivom VHDL-AMS (zvanično IEEE 1076.1).

VHDL je nazvan po programu Ministarstva odbrane Sjedinjenih Američkih Država koji ga je kreirao kao veoma brzo integrisano kolo (engl. VHSIC – Very High Speed Integrated Circuit). Početkom 1980-ih VHSIC program je  tražio novi HDL (hardverski opisni jezik) za upotrebu u dizajnu integrisanih kola koje je imao nameravao da razvije. Rezultat toga je bio VHDL verzija 7.2, objavljena 1985. Godinu dana nakon toga počeo je proces da se standardizuje kao IEEE standardni programski jezik.